- 고용 형태: 신입

- 마감 기한 : 2026년 5월 17일, 23:59

- 공고 내용

[신입] Analog Circuit Design Technolog를 모집합니다.

담당업무

• AI 기반 설계 자동화

- Machine learning 모델을 활용한 아날로그 회로 최적화(auto-sizing), 레이아웃 기생 성분 (parasitic) 

예측 기법 연구

• EDA 툴 인프라 및 플로우 구축

 - Cadence, Synopsys, Mentor 등 주요 EDA 툴의 최적화된 design flow 구축

• Foundry PDK 관리

 - 삼성 SAFE™ 등 첨단 파운드리 공정의 최신 PDK(Process Design Kit) 셋업 및 설계 환경 맞춤형 커스터마이징

• 설계 효율성 고도화

- 시뮬레이션 검증 등 반복적 설계 공정 개선을 위한 자동화 S/W 개발 및 차세대 설계 방법론 (methodology) 연구

• ESD 회로 설계

- High-speed interface IP에 최적화된 ESD(ElectroStatic Discharge) 보호회로 개발 및 검증

지원자격

• 학위: 전기/전자공학 전공 학사 이상
• 기술 기초: CMOS 회로 설계 기초 지식 및 관련 EDA 툴 사용 경험
• 소통 능력: 설계 엔지니어의 요구사항을 기술적으로 정의하고 솔루션을 제안할 수 있는 역량

우대사항

• 설계 경험

- 아날로그 회로 설계 전체 과정

(Schematic -> Pre-layout simulation -> Layout -> Post-layout simulation) 경험

• PDK 이해도

- 공정 라이브러리 구조 및 회로-공정 간 상관관계에 대한 높은 이해도

• EDA 툴 문제 해결 능력

- 회로설계 과정에서 EDA 툴 사용 시 발생할 수 있는 다양한 문제들을 해결해 본 경험

• S/W 협업 능력

- 내/외부 S/W 개발자에게 요구사항을 명확하게 설명하고, 완성된 S/W 검수 후 피드백을 주는 과정에서의

원활한 협업 능력

채용절차

서류 전형 → 온라인 인성 검사 → 직무역량테스트(필요시) → 대면 면접 → 처우 협의 및 최종 합격

(전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내 드립니다.)

유의사항

※ 전형절차는 진행상황에 따라 변동(추가/생략)될 수 있습니다.

※ 보훈대상자 및 장애인 등 취업보호대상자는 관계법령에 따라 우대합니다.

※ 지원서 내용 중 허위 사실이 있는 경우에는 합격이 취소될 수 있습니다. 

※ 채용 및 업무 수행과 관련하여 요구되는 법령 상 자격이 갖추어지지 않은 경우 채용이 제한될 수 있습니다.

※ 직무역량테스트와 면접에 참여할 경우 각각 면접비를 드립니다.